(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-215005

(43)公開日 平成9年(1997)8月15日


(51) Int.Cl. ⁶	識別記号 庁内整理番号	FΙ	技術表示箇所
H04N 9/80	4	H 0 4 N 9/80	В
9/80	8	G 1 1 B 20/02	K
G11B 20/02		H 0 3 M 1/12	С
H03M 1/12		1/34	
1/34			
		審查請求 未請求	請求項の数2 OL (全13頁)
(21)出顧番号	特顏平8-17386	(71) 出願人 00000504	9
		シャープ	株式会社
(22)出顧日	平成8年(1996)2月2日	大阪府大	阪市阿倍野区長池叮22番22号
		(72)発明者 鈴木 武	夫
		大阪府大	阪市阿倍野区長池町22番22号 シ
		ャープ株	式会社内
		(74)代理人 弁理士	梅田 膀

(54) 【発明の名称】 標本化信号処理装置

(57)【要約】

【課題】 VTRの再生信号のような輝度信号とクロマ信号との間に、厳密な時間的関係が存在していない信号を標本化処理する場合において、輝度信号の振幅周波数特性が高周波帯域で低下するという従来の問題を発生させることなく、理想的な標本化処理を行うことのできる標本化処理装置を提供する。

【解決手段】 第1の標本化クロックに基づいて複数相のクロックを生成する複数相クロック生成手段11と、複数相クロックの中から第2の標本化クロックを選択する標本化クロック選択手段12と、第2の標本化クロックにより標本化されたデータを、第2の標本化クロックと第1の標本化クロックとの立上り(もしくは立下り)の時間差分遅延するタイミング制御手段10とを備えてなるものである。



1

【特許請求の範囲】

【請求項1】 輝度信号及びクロマ信号をA/D変換す るA/D変換手段と、

前記輝度信号に重畳されている水平同期信号を分離する 同期分離手段と、

前記クロマ信号に含まれるカラーバースト信号を抜取る カラーバースト抜取手段と、

前記カラーバースト抜取手段により得られたカラーバー スト信号を基準信号としてPLLを形成し、標本化の対 象である輝度信号及びクロマ信号に同期した標本化クロ 10 ックを生成する標本化クロック生成手段とを備えた標本 化信号処理装置において、

前記標本化クロック生成手段により得られた第1の標本 化クロックに基づいて、相互に一定の時間差を有する複 数のクロックからなる複数相クロックを生成する複数相 クロック生成手段と、

前記複数相クロック生成手段により得られた複数相クロ ックの中から、前記水平同期信号の立下り位相に最も近 い立上り位相を有する相のクロックを第2の標本化クロ ックとして選択する標本化クロック選択手段と、

前記標本化クロック選択手段により得られた第2の標本 化クロックにより標本化されたデータを、前記第2の標 本化クロックと前記第1の標本化クロックとの立上りの 時間差分遅延するタイミング制御手段とを備えたことを 特徴とする標本化信号処理装置。

【請求項2】 輝度信号及びクロマ信号をA/D変換す るA/D変換手段と、

前記輝度信号に重畳されている水平同期信号を分離する 同期分離手段と、

カラーバースト抜取手段と、

前記カラーバースト抜取手段により得られたカラーバー スト信号を基準信号としてPLLを形成し、標本化の対 象である輝度信号及びクロマ信号に同期した標本化クロ ックを生成する標本化クロック生成手段とを備える標本 化信号処理装置において、

前記標本化クロック生成手段により得られた第1の標本 化クロックに基づいて、相互に一定の時間差を有する複 数のクロックからなる複数相クロックを生成する複数相 クロック生成手段と、

前記複数相クロック生成手段により得られた複数相クロ ックの中から、前記水平同期信号の立上り位相に最も近 い立下り位相を有する相のクロックを第2の標本化クロ ックとして選択する標本化クロック選択手段と、

前記標本化クロック選択手段により得られた第2の標本 化クロックにより標本化されたデータを、前記第2の標 本化クロックと前記第1の標本化クロックとの立下りの 時間差分遅延するタイミング制御手段とを備えたことを 特徴とする標本化信号処理装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、アナログの映像信 号を標本化、更に量子化し、ディジタル信号処理する装 置における標本化信号処理装置に関し、特に、VTR (Video Tape Recorder)の再生信 号のように輝度信号とクロマ信号との間に厳密な時間的 関係が存在していない、所謂非標準信号を標本化する場 合に用いて好適な標本化信号処理装置に関するものであ る。

[0002]

【従来の技術】従来のこの種のアナログの映像信号であ る輝度信号及びクロマ信号を標本化する標本化信号処理 装置について、図6に示すブロック図及び図7に示すタ イミングチャート図とともに説明する。尚、図6におけ る各部出力波形符号(ア)~(カ)は、図7に示す波形 符号(ア)~(カ)に対応している。

【0003】従来の標本化処理装置は、図6に示すよう に、アナログの輝度信号を輝度データにA/D変換する A/Dコンバータ1と、輝度信号に重畳されている水平 同期信号を分離する同期分離回路2と、アナログのクロ マ信号をクロマデータにA/D変換するA/Dコンバー タ3と、上記水平同期信号を基準としてバーストゲート パルスを生成するバーストゲートパルス生成回路4と、 クロマ信号に重畳されているカラーバースト信号を抜取 るバースト抜取回路5と、カラーバースト信号と位相比 較信号との位相比較を行い位相誤差信号を生成する位相 比較回路6とを備えている。

【0004】また、位相誤差信号の低周波分のみ通過さ せ制御信号を出力するLPF(低域通過フィルタ)7 前記クロマ信号に含まれるカラーバースト信号を抜取る 30 と、制御信号に基づいて発振クロックを出力するVCX O(クリスタルを用いた電圧制御発振回路)8と、入力 された発振出力を分周し位相比較用の信号を出力する分 周回路9と、標本化クロックで変化のタイミングが規定 された水平同期信号を生成するHD生成回路13と、上 記A/Dコンバータ1出力の輝度データを演算処理しジ ッタを補正した輝度データを出力するジッタ補正回路1 4とを備えている。

> 【0005】次に、上記のように構成してなる標本化信 号処理装置の動作について、図6及び図7を参照して説 明をする。入力されたアナログの輝度信号は、A/Dコ ンバータ1に入力されるとともに、同期分離回路2に入 力される。同期分離回路2は輝度信号に重畳されている 水平同期信号HSYNCを分離し、ジッタ補正回路14 及びHD生成回路13へ出力するとともに、バーストゲ ートパルス生成回路4へ出力する。バーストゲートパル ス生成回路4は、同期分離回路2により得られた水平同 期信号HSNCを基準として、バーストゲートパルス生 成する。

【0006】また、クロマ信号はA/Dコンバータ3に 50 入力されるとともに、バースト抜取回路5に入力され

る。バースト抜取回路5は、クロマ信号に重畳されてい るカラーバースト信号を、前述したバーストゲートパル ス生成回路4より出力されるバーストゲートパルスを用 いて抜取り、位相比較回路6へ出力する。

【0007】位相比較回路6は、バースト抜取回路5よ り出力されたカラーバースト信号と、後述する分周回路 9より出力される位相比較信号との位相比較を行い、位 相誤差信号を生成しLPF7へ出力する。LPF7は位 相比較回路6から出力される位相誤差信号の低周波成分 のみを通過させ、制御信号としてVCXO8へ出力す る。VCXO8はLPF3から出力された制御信号に基 づいて4fsc(fscはサブキァリア周波数)の周波数で 発振し、発振出力を分周回路9へ出力する。

【0008】分周回路9は入力された発振出力を4分周 し、カラーバースト信号との位相比較信号として位相比 較回路6にフィードバックする。位相比較回路6は、フ ィードバックされた比較信号とカラーバースト信号との 位相比較を行い、位相誤差信号を生成しLPF7に出力 する。以上の一連の動作によりPLL(PhaseLo cked Loop)が形成され、輝度信号及びクロマ 20 信号に同期した標本化クロックCLKがVCXO8出力 にて生成される。

【0009】生成された標本化クロックCLKは、A/ Dコンバータ1及びA/Dコンバータ3へ出力されると ともにHD生成回路13へ出力される。HD生成回路1 3は、標本化クロックCLKで水平同期信号HSYNC の変化のタイミングを規定し、タイミングが規定された 水平同期信号HDを次段へ出力する。

【0010】A/Dコンバータ1は、PLLにより生成 された標本化クロックCLKに基づいて、入力されたア 30 ナログの輝度信号を標本化するとともに、量子化を行っ て、輝度データAをジッタ補正回路14へ出力する。ま た、A/Dコンバータ3は図7(a)に示すように、P ししにより生成された標本化クロックCLKに基づい て、アナログのクロマ信号を標本化するとともに量子化 を行い、クロマデータを次段へ出力する。ここで、前述 の標本化される輝度信号及びクロマ信号が、放送信号や 最近のレーザーディスクの再生信号のような、所謂標準 信号であれば何の問題も生じないのであるが、VHS方 式や8ミリ方式等の民生用アナログVTRの再生信号の 40 ように、輝度信号とクロマ信号との間に厳密な時間的関 係が存在していない、所謂非標準信号の場合には、カラ ーバースト信号を基準としてPLLにより生成された標 本化クロックCLKの立上り(立上りタイミングで標本 化する場合)と、輝度信号の1水平同期期間の開始点を 示す水平同期信号HSYNCの立下りとの間に最大1ク ロックのジッタが発生する。このジッタを補正するため に輝度信号処理系にはジッタ補正回路14が設けられて いる。

うに、輝度データAを標本化クロックCLKの立上り と、輝度信号に重畳されている水平同期信号HSYNC の立下りとの時間差aと、標本化クロックCLKの1ク ロックの時間間隔bとに応じて、相前後する2つの輝度 データ(例えば、輝度データAの①,②のデータ)か ら、本来標本化すべきであった位置に相当する輝度デー タを演算処理し、輝度データBとして出力するものであ る。具体的には、A/D変換された輝度データAの2の データを次式によって演算処理し、ジッタ補正輝度デー タ②′として出力する。

 $\mathbf{Q}' = \mathbf{a} / \mathbf{b} \times \mathbf{r} - \mathbf{p} \mathbf{Q} + \mathbf{b} - \mathbf{b} / \mathbf{b} \times \mathbf{r} - \mathbf{p} \mathbf{Q}$ 即ち、輝度信号に対する標本化開始点が見かけ上、水平 同期信号HSYNCの立下り点(A点)から開始してい るように演算処理するもので、変化のタイミングが規定 された水平同期信号HDとジッタ補正後の輝度データB との相対的なタイミング関係が、水平同期信号HSYN・ Cの立下り点(A点)から標本化を開始した場合とほぼ 同一状態の関係となる。

【0012】次に、相互に一定の時間差を有する複数の クロックの中から、一つのクロックを選択し、選択され たクロックにて入力映像信号を標本化する技術として、 先に本願出願人が提案した特開平6-165126号公 報に記載の時間軸補正装置があり、これについて図8と ともに以下説明する。

【0013】図8において、入力された再生信号はA/ Dコンバータ21に入力されるとともに基準抜取部22 に入力される。基準抜取部22は入力された再生信号か ら1H毎の基準信号を作成しクロック選択部23へ出力 する。また、書き込み用基準クロックが多相クロック作 成部24に入力され、多相のクロックがクロック選択部 23へ出力される。クロック選択部23にて書き込み用 基準クロックから作成された多相クロックの中から、前 記基準信号の前縁の位相に最も近い立上り位相を有する クロックが選択される。

【0014】A/Dコンバータ21に入力された再生信 号は、クロック選択部23で選択されたクロックに基づ いて書き込みアドレスカウンタ25より発生された書き 込みアドレスにて標本化、更に量子化され、A/D変換 されたデータがメモリ26に書き込まれる。メモリ26 に書き込まれたデータを安定した読み出し用基準クロッ クに基づいて読み出しアドレスカウンタ27より発生さ れた読み出しアドレスにより読み出した後、D/Aコン バータ27にてD/A変換することで、ジッタのない安 定したアナログ信号を得る。

[0015]

【発明が解決しようとする課題】しかしながら、図6及 び図7とともに上述した従来の標本化信号処理装置にお いては、標本化クロックと輝度信号の間に生じる最大1 クロックのジッタを補正するために、相前後する2つの 【0011】ジッタ補正回路14は図7(b)に示すよ 50 標本化データから本来標本化すべきであった位置に相当 するデータを演算処理により生成しているため、輝度信号の振幅周波数特性が高周波数帯域で低下するという問題があった。更に、この振幅周波数特性の低下を防止するためには、大規模な回路が必要となるという問題があった。

【0016】また、特開平6-165126号公報に記載されたものの場合、VHS方式や8ミリ方式のVTRの再生信号のように、輝度信号とクロマ信号との間に厳密な時間関係が存在していない場合には、カラーバースト信号と水平同期信号とが非同期であることから、標本10化点がずれて標本化された輝度データにジッタが発生してしまうという問題があった。

[0017]

【課題を解決するための手段】本発明の標本化信号処理 装置は、輝度信号及びクロマ信号をA/D変換するA/ D変換手段と、前記輝度信号に重畳されている水平同期 信号を分離する同期分離手段と、前記クロマ信号に含ま れるカラーバースト信号を抜取るカラーバースト抜取手 段と、前記カラーバースト抜取手段により得られたカラ ーバースト信号を基準信号としてPLL(Phase) Locked Loop)を形成し、標本化の対象であ る輝度信号及びクロマ信号に同期した標本化クロックを 生成する標本化クロック生成手段とを備えた標本化信号 処理装置において、前記標本化クロック生成手段により 得られた第1の標本化クロックに基づいて、相互に一定 の時間差を有する複数のクロックからなる複数相クロッ クを生成する複数相クロック生成手段と、前記複数相ク ロック生成手段により得られた複数相クロックの中か ら、前記水平同期信号の立下り位相に最も近い立上り位 相を有する相のクロックを第2の標本化クロックとして 30 選択する標本化クロック選択手段と、前記標本化クロッ ク選択手段により得られた第2の標本化クロックにより 標本化されたデータを、前記第2の標本化クロックと前 記第1の標本化クロックとの立上りの時間差分遅延する タイミング制御手段とを備えてなるものである。

【0018】あるいは、輝度信号およびクロマ信号をA / D変換するA / D変換手段と、前記輝度信号に重畳されている水平同期信号を分離する同期分離手段と、前記クロマ信号に含まれるカラーバースト信号を抜取るカラーバースト抜取手段と、前記カラーバースト抜取手段に 40 より得られたカラーバースト信号を基準信号として P L L (Phase Locked Loop)を形成し、標本化の対象である輝度信号及びクロマ信号に同期した標本化クロックを生成する標本化クロック生成手段とを備えた標本化信号処理装置において、前記標本化クロック生成手段により得られた第1の標本化クロックに基づいて、相互に一定の時間差を有する複数のクロックからなる複数相クロックを生成する複数相クロック生成手段と、前記複数相クロック生成手段により得られた複数相クロックの中から、前記水平同期信号の立上り位相に最 50

も近い立下り位相を有する相のクロックを第2の標本化クロックとして選択する標本化クロック選択手段と、前記標本化クロック選択手段により得られた第2の標本化クロックにより標本化されたデータを、前記第2の標本

, 6

化クロックと前記第1の標本化クロックとの立下りの時間差分遅延するタイミング制御手段とを備えてなるものである。

【0019】そして、本発明の標本化信号処理装置においては、クロマ信号についてはカラーバースト信号を基準としてPLLを形成し、得られた第1の標本化クロックを用いて標本化する。また、輝度信号についてはPLLにより生成された第1の標本化クロックに基づいて、相互に一定の時間差を有する複数のクロックを生成し、これら複数相クロックの中から水平同期信号の立下り位相に最も近い立上り(立上りタイミングで標本化する場合)、もしくは水平同期信号の立上り位相に最も近い立

【0020】更に、標本化された輝度データを第2の標本化クロックと第1の標本化の立上り、もしくは立下りとの時間差分遅延することで、クロマ信号及び輝度信号それぞれについて理想的な標本化信号処理を行う。

下り(立下りタイミングで標本化する場合)位相を有す

る第2の標本化クロックを用いて標本化する。

[0021]

【発明の実施の形態】本発明の標本化信号処理装置の一実施形態について、図1乃至図5に基づき以下説明する。図1は本実施形態の標本化信号処理装置の概略構成を示すブロック図、図2は本実施形態の標本化信号処理装置における標本化処理動作を示すタイミングチャート図、図3は本実施形態の標本化信号処理装置における複数相クロックの生成動作を示すタイミングチャート図、図4は本実施形態の標本化信号処理装置におけるタイミングコントロール回路を示す回路図、図5は本実施形態の標本化信号処理装置における標本化クロック選択回路を示す回路図である。尚、図1における各部出力波形符号(ア)~(キ)は、図2に示す波形符号(ア)~(キ)に対応している。

【0022】本実施形態の標本化処理装置は、図1に示すように、アナログの輝度信号を輝度データにA/D変換するA/Dコンバータ1と、輝度信号に重畳されている水平同期信号を分離する同期分離回路2と、アナログのクロマ信号をクロマデータにA/D変換するA/Dコンバータ3と、上記水平同期信号を基準としてバーストゲートパルスを生成するバーストゲートパルス生成回路4と、クロマ信号に重畳されているカラーバースト信号を抜取るバースト抜取回路5と、カラーバースト信号と位相比較信号との位相比較を行い位相誤差信号を生成する位相比較回路6とを備えている。

【0023】また、位相誤差信号の低周波分のみを通過させ制御信号を出力するLPF(低域通過フィルタ)7と、制御信号に基づいて発振クロックを出力するVCX

〇(クリスタルを用いた電圧制御発振回路)8と、入力された発振出力を分周し位相比較用の信号を出力する分周回路9とを備えている。

【0024】さらに、A/Dコンバータ1から出力される輝度データのタイミングを制御して、第1の標本化クロックに同期した輝度データを生成するタイミングコントロール回路10と、VCXO8から出力されるクロックを基に、相互に一定の時間差を有する複数相のクロックを生成する複数相クロック生成回路11と、複数相クロックの中から所定のクロックを選択するクロック選択回路12と、第1の標本化クロックで変化のタイミングが規定された水平同期信号を生成するHD生成回路13とを設けている。

【0025】尚、本実施形態の標本化処理装置における図6とともに上述した従来例との相違は、従来のジッタ補正回路14を廃止し、新たにタイミングコントロール回路10、複数相クロック生成回路11、標本化クロック選択回路12を設けた点にあり、その他は上記従来例と同一である。

【0026】次に、上記のように構成してなる標本化処 20 理装置における動作について、図1乃至図5を参照して説明をする。入力されたアナログの輝度信号は、A/D コンバータ1に入力されるとともに、同期分離回路2に入力される。同期分離回路2は輝度信号に重畳されている水平同期信号HSYNCを分離し、標本化クロック選択回路12およびHD生成回路13へ出力するとともに、バーストゲートパルス生成回路4へ出力する。バーストゲートパルス生成回路4は、同期分離回路2により得られた水平同期信号HSNCを基準として、バーストゲートパルスを生成する。 30

【0027】また、クロマ信号はA/Dコンバータ3に入力されるとともに、バースト抜取回路5に入力される。バースト抜取回路5は、クロマ信号に重畳されているカラーバースト信号を、前述したバーストゲートパルス生成回路4より出力されるバーストゲートパルスを用いて抜取り、位相比較回路6へ出力する。

【0028】位相比較回路6は、バースト抜取回路5より出力されたカラーバースト信号と、後述する分周回路9より出力される位相比較信号との位相比較を行い、位相誤差信号を生成しLPF7へ出力する。LPF7は位40相比較回路6から出力される位相誤差信号の低周波成分のみを通過させ、制御信号としてVCXO8へ出力する。VCXO8はLPF7から出力された制御信号に基づいて4fsc(fscはサブキァリア周波数)の周波数で発振し、発振出力を分周回路9へ出力する。

【0029】分周回路9は入力された発振出力を4分周し、カラーバースト信号との位相比較信号として位相比較回路6へフィードバックする。位相比較回路6は、フィードバックされた位相比較信号とカラーバースト信号との位相比較を行い、位相誤差信号を生成し、LPF7 50

に出力する。以上の一連の動作によりPLLが形成され、輝度信号およびクロマ信号に同期した第1の標本化クロックCLK1がVCXO8出力にて生成される。

8

【0030】生成された第1の標本化クロックCLK1は、A/Dコンバータ3および複数相クロック生成回路11、タイミングコントロール回路10、HD生成回路13へ出力される。HD生成回路13は第1の標本化クロックCLK1で水平同期信号HSYNCの変化のタイミングを規定し、タイミングが規定された水平同期信号HDを次段へ出力する。

【0031】A/Dコンバータ3は、図2(a)に示すように、PLLにより生成された第1の標本化クロック CLK1に基づいて、アナログのクロマ信号を標本化するとともに量子化を行って、クロマデータを次段へ出力する。

【0032】複数相クロック生成回路11は、VCXO8から出力される第1の標本化クロックCLK1を基に遅延線等を用いて相互に一定の微小な時間差(例えば5ns)を設けることにより、図3に示すような14相(第1の標本化クロックの時間間隔70nsを5ns単位で分割)のクロックCLK(A)~CLK(N)を生成し、標本化クロック選択回路12へ出力する。

【0033】標本化クロック選択回路12は、前述した 同期分離回路2から出力された水平同期信号HSYNC の立下り位相に最も近い立上り位相を有する相のクロッ クを選択(選択されたクロックが第2の標本化クロック CLK2となる)して、A/Dコンバータ1へ出力す る。

【0034】図2(b)に示すように、A/Dコンバー 91は入力されたアナログの輝度信号を第2の標本化クロックCLK2に基づいて標本化するとともに、量子化を行い、輝度データAをタイミングコントロール回路10は、A/Dコンバーダ1でA/D変換された輝度データAを(例えば、図2中斜線で示すデータ)、第2の標本化クロックCLK2と第1の標本化クロックCLK1との立上がりの時間差分だけ遅延して出力することで、第1の標本化クロックCLK1に同期した輝度データBを(例えば、図2中斜線で示すデータ)生成し次段へ出りする。

【0035】以上の動作により、標本化クロックCLK 1と、輝度データBと、変化のタイミングが規定された水平同期信号HDとのタイミングの相対関係が、第2の標本化クロックCLK 2でアナログの輝度信号を標本化した場合のタイミングと同一のタイミング関係となり、VHS方式や8ミリ方式の民生用アナログVTRの再生信号のような輝度信号とクロマ信号との間に、厳密な時間的相関関係が存在していない所謂非標準信号を標本化する場合においても、理想的なタイミングの標本化クロックで標本化されたことと同様な結果となる。

【0036】以上の説明は、アナログの輝度信号を標本 化する第2の標本化クロックを選択する場合、水平同期 信号HSYNCの立下り位相に最も近い、立上り位相を 有する相のクロックを選択し、標本化クロックの立上り タイミングで標本化する場合について説明したが、水平 同期信号HSYNCの立上り位相に最も近い立下り位相 を有する相のクロックを選択し、立下りタイミングで標 本化してもよいことは勿論のことである。

【0037】次に、A/Dコンバータ1より出力される 輝度データAが、8ビットにて入力される場合を例にし 10 て、本実施形態におけるタイミングコントロール回路1 0を説明する。図4はタイミングコントロール回路10 の具体的構成例を示す回路図であり、8ビットで入力さ れる輝度データAo~A7の各ビットに対応する2段のD FF(Dフリップフロップ)で構成される。

【0038】1段目のD端子には、各ビットに対応する 輝度データAo~A7が入力され、CK端子には第2の標 本化クロックCLK2が入力される。D端子に入力され た輝度データA0~A7のデータ変化のタイミングが、標 本化クロックCLK2の立上りで規定され、規定された 20 データがQ端子から出力される。

【0039】出力されたデータは次段のD端子に入力さ れ、次段のCK端子には第1の標本化クロックCLK1 が入力される。D端子に入力されたデータは、第1の標 本化クロックCLK1の立上りでデータ変化のタイミン グが規定されQ端子から輝度データBo~B7として出力 される。

【0040】次に、本実施形態における標本化クロック 選択回路12について説明する。本回路は公知の技術に て実現でき、例えば、前述した特開平6-165126 30 号公報に記載のクロック選択回路にて実現できる。その 概略を図5を参照して説明する。

【0041】標本化クロック選択回路12は、J-Kフ リップフロップ、R-Sフリップフロップ、AND回 路、OR回路から構成され、J-Kフリップフロップの J端子には、同期分離回路2から出力される水平同期信 号HSYNC、CK端子には複数相クロックCLK (A)~CLK(N)、R端子には回路を初期化するC LR信号が入力され、OR回路の出力には、水平同期信 号HSYNCの立下り位相に最も近い立上り位相を有す 40 2 同期分離回路 る相のクロック(立上りタイミングで標本化する場 合)、あるいは、水平同期信号HSYNCの立上り位相 に最も近い立下り位相を有する相のクロック(立下りター イミングで標本化する場合)が選択され、第2の標本化 クロックCLK2として次段へ出力される。

【0042】以上説明したように、民生用アナログVT Rの再生信号のような輝度信号とクロマ信号との間に、 厳密な時間的相関関係が存在していない、所謂非標準信 号を標本化する場合においても、理想的なタイミングの 標本化クロックで標本化したことと同様な結果となるた 50 12 標本化クロック選択回路

1 0

め、従来のように輝度信号の振幅周波数特性が低下する という問題は発生しない。

【0043】また、上記一実施形態においては、タイミ ング制御手段として、入力される輝度データの各ピット に対応する 2段のフリップフロップで構成しているの で、コストアップにつながる高価なメモリ等を用いるこ となく、非常に簡単な構成で理想的な標本化信号処理を 行うことができる。

[0044]

【発明の効果】本発明の標本化信号処理装置は、上述し たような構成としているので、標準信号のみならず、標 本化する信号がVTRの再生信号のような輝度信号とク ロマ信号との間に、厳密な時間的相関関係が存在してい ない所謂非標準信号を標本化する場合、従来のような相 前後する2つの輝度データ間の演算処理を用いずにジッ 夕補正を行うため、輝度信号の振幅周波数特性が高周波 帯域で低下することなく、理想的な標本化信号処理を行 うことができる。

【図面の簡単な説明】

【図1】本発明の標本化信号処理装置の一実施形態の構 成を示すブロック図である。

【図2】本発明の標本化信号処理装置の一実施形態にお ける標本化処理動作を示すタイミングチャート図であ る。

【図3】本発明の標本化信号処理装置の一実施形態にお ける複数相クロックの生成動作を示すタイミングチャー ト図である。

【図4】本発明の標本化信号処理装置の一実施形態にお けるタイミングコントロール回路を示す回路図である。

【図5】本発明の標本化信号処理装置の一実施形態にお けるクロック選択回路を示す回路図である。

【図6】従来の標本化信号処理装置の構成を示すブロッ ク図である。

【図7】従来の標本化信号処理装置における標本化処理 動作を示すタイミングチャート図である。

【図8】他の従来の標本化信号処理装置の構成を示すブ ロック図である。

【符号の説明】

- 1 A/Dコンバータ
- - 3 A/Dコンバータ
 - 4 バーストゲートパルス生成回路
 - 5 バースト抜取回路
 - 6 位相比較回路
 - 7 LPF
 - 8 VCXO
 - 9 分周回路
 - 10 タイミングコントロール回路
 - 11 複数相クロック生成回路

1 2

13 HD生成回路

